

#2  
88  
9/27/01

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of )  
 )  
Katsumi INOUE ) Group Art Unit: Unassigned  
 )  
Application No.: Unassigned ) Examiner: Unassigned  
 )  
Filed: July 6, 2001 )  
 )  
For: MICROCOMPUTER CAPABLE OF )  
PREVENTING... )  
 )  
 )  
 )

31017 U.S. PRO  
09/899172  
07/06/01

CLAIM FOR CONVENTION PRIORITY

Assistant Commissioner for Patents  
Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed:

Japanese Patent Application No. 2001-001781

Filed: January 9, 2001

In support of this claim, enclosed is a certified copy of said prior foreign application. Said prior foreign application was referred to in the oath or declaration. Acknowledgment of receipt of the certified copy is requested.

Respectfully submitted,

BURNS, DOANE, SWECKER & MATHIS, L.L.P.

Date: July 6, 2001

By: 

Platon N. Mandros  
Registration No. 22,124

P.O. Box 1404  
Alexandria, Virginia 22313-1404  
(703) 836-6620

PATENT OFFICE  
JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of  
the following application as filed with this Office.

Date of Application : January 9, 2001

Application Number : Japanese Patent Application No. 2001-001781

Applicant(s) : MITSUBISHI DENKI KABUSHIKI KAISHA  
MITSUBISHI ELECTRIC SYSTEM LSI DESIGN CORPORATION ,

This 16th day of March, 2001

Commissioner,  
Patent Office Kozo OIKAWA

Certificate No. 2001-3021141

日 本 国 特 許 庁  
PATENT OFFICE  
JAPANESE GOVERNMENT

J1017 U.S. PTO  
09/899172  
04/06/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日  
Date of Application:

2001年 1月 9日

出 願 番 号  
Application Number:

特願2001-001781


出 願 人  
Applicant(s):

三菱電機株式会社  
三菱電機システムエル・エス・アイ・デザイン株式会社

2001年 3月16日

特許庁長官  
Commissioner,  
Patent Office

及 川 耕 造



出証番号 出証特2001-3021141

【書類名】 特許願

【整理番号】 527863JP01

【提出日】 平成13年 1月 9日

【あて先】 特許庁長官 殿

【国際特許分類】 G06F 9/00  
G06F 13/24

【発明者】

【住所又は居所】 兵庫県伊丹市中央3丁目1番17号 三菱電機システム  
エル・エス・アイ・デザイン株式会社内

【氏名】 井上 勝巳

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【特許出願人】

【識別番号】 391024515

【氏名又は名称】 三菱電機システムエル・エス・アイ・デザイン株式会社

【代理人】

【識別番号】 100066474

【弁理士】

【氏名又は名称】 田澤 博昭

【選任した代理人】

【識別番号】 100088605

【弁理士】

【氏名又は名称】 加藤 公延

【手数料の表示】

【予納台帳番号】 020640

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1  
【物件名】 要約書 1  
【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 マイクロコンピュータ

【特許請求の範囲】

【請求項 1】 低周波数の動作クロック信号に同期して動作するとともに、外部からのパルス信号を入力し、そのデータを格納する外部信号取得ハードウェア部と、

CPUによって実行されるソフトウェアであって、上記外部信号取得ハードウェア部が格納する入力パルス信号のデータをデコードするとともに、デコード結果が電源投入命令であると動作クロック信号を低周波数から高周波数に切り替えるクロック切り替えソフトウェア部と

を備えたマイクロコンピュータ。

【請求項 2】 外部信号取得ハードウェア部は、外部からのパルス信号の入力をトリガとして動作し、この入力パルス信号の立ち上がり又は立ち下がりエッジを検出するエッジ検出手段と、このエッジ検出手段が上記入力パルス信号のエッジを検出すると、CPUに動作クロック信号を切り替える旨の制御信号を出力するクロック切替信号出力手段と、上記入力パルス信号のデータを格納する外部信号データ記憶手段とを備え、

クロック切り替えソフトウェア部は、電源オフ時に外部からパルス信号が所定の期間入力しないと全ての動作クロック信号の生成を停止させるとともに、上記クロック切替信号出力手段からの上記制御信号及び／または上記外部信号データ記憶手段が格納するデータのデコード結果に基づいて、動作クロック信号を切り替えることを特徴とする請求項 1 記載のマイクロコンピュータ。

【請求項 3】 外部信号取得ハードウェア部は、複数の入力パルス信号のデータを格納可能な複数データ記憶手段を備え、外部からパルス信号が入力されるごとに、事前に格納されていたデータを上記複数データ記憶手段に逐次転送し、

クロック切り替えソフトウェア部は、上記複数データ記憶手段が格納するデータを逐次デコードすることを特徴とする請求項 1 記載のマイクロコンピュータ。

【発明の詳細な説明】

【0001】

## 【発明の属する技術分野】

この発明は動作クロック信号の切換機能を備えたマイクロコンピュータに係り、特に入力信号がリモコン信号であるか否かを判定して待機状態と通常動作時とで動作クロック信号を切り替えるマイクロコンピュータに関するものである。

## 【0002】

## 【従来の技術】

従来のマイクロコンピュータの低消費電力化に対する試みの一つに、通常使用時における高周波数の動作クロック信号（以下、メインクロック信号と称する）を発生するメインクロック発振回路の他に、消費電力の少ない低周波数の動作クロック信号（以下、サブクロック信号と称する）を発生するサブクロック発振回路を設けたものがある。これは、通常動作時にはメインクロック発振回路が生成するメインクロック信号に同期してCPUを動作させ、待機状態になると動作クロック信号を切り替えてサブクロック発振回路が生成するサブクロック信号に同期してCPUを動作させることで、マイクロコンピュータの低消費電力化を図っている。

## 【0003】

ここで、従来のリモコン判定機能を有するマイクロコンピュータの具体的な動作を説明する。

サブクロック信号でCPUが動作する待ち状態において、リモコン端子に外部から信号パルスが入力すると、直ちにその立ち上がり又は立ち下がりエッジを検出する。このエッジ検出をトリガとしてCPUに割り込み信号が出力されて、CPUがクロック切り替えソフトウェアを実行して動作クロック信号をサブクロック信号からメインクロック信号に切り替える。

## 【0004】

このあと、メインクロック信号で動作するCPUが、上記入力信号パルスのデータ内容を判定し、電源投入命令である場合には、このマイクロコンピュータが制御するシステムの電源を投入する。

## 【0005】

一方、電源投入命令でないと、CPUは、入力信号が待機状態における処理を



命令する信号であると判断して、動作クロック信号をサブクロック信号に切り替えて待機状態に移行する。この電源オフ時にリモコン端子に外部からの信号入力がある一定期間ない場合、CPUはサブクロック信号及びメインクロック信号の生成を停止して、電力消費を極力抑えた待ち状態に移行する。

#### 【0006】

上述したようなマイクロコンピュータでは、入力信号パルスの個々のエッジが検出されるごとにCPUに割り込み信号が出力されることから、リモコン信号のように複数のパルスを組み合わせた信号の場合、受信のためのソフトウェアが複雑になるという不具合があった。

図6は上述した不具合を解消させた従来のマイクロコンピュータの構成を概略的に示す図である。図において、100はサンプリングクロックカウンタ回路であって、サンプリングクロック信号に同期してリモコン信号などの外部入力信号をサンプリングし、そのサンプリング値をカウントする。110はサンプリングクロックジェネレータ回路で、サブクロック発振回路160aから供給される低周波数のサブクロック信号に基づいてサンプリングクロック信号を生成する。120はヘッダ長レジスタであって、マイクロコンピュータに予め設定されたりリモコンフォーマットに従ったヘッダパルス長が設定される。130はクロックカウントコンパレータ回路で、ヘッダ長レジスタ120に格納されるヘッダパルス長とサンプリングクロックカウンタ回路100のカウント値とを比較する。140は動作クロック信号をサブクロックからメインクロックに切り替えるメインクロック・サブクロック切り替えソフトウェア部（以下、M・SCLK切り替えS/W部と略す）で、150はM・SCLK切り替えS/W部140のクロック切り替えソフトウェアを実行するCPUである。160aは低周波数のサブクロック信号を生成するサブクロック発振回路、160bは高周波数のメインクロック信号を生成するメインクロック発振回路である。

#### 【0007】

次に動作について説明する。

電源がオフの状態において、CPU150はサブクロック発振回路160aから供給されるサブクロック信号に同期して動作している。この状態で、外部から

信号パルスが不図示のリモコン端子に入力すると、この信号パルスはデバイス内部のサンプリングクロックカウンタ回路 1 0 0 によってその立ち上がり又は立ち下がりエッジが検出される。

## 【 0 0 0 8 】

一方、このサンプリングクロックカウンタ回路 1 0 0 には、サブクロック信号に基づいてサンプリングクロックジェネレータ回路 1 1 0 が生成するサンプリングクロック信号が供給されており、このサンプリングクロック信号に同期してサンプリングクロックカウンタ回路 1 0 0 が上記入力信号パルスをサンプリングし、検出したエッジからパルス個数をカウントする。このカウント値はクロックカウントコンパレータ回路 1 3 0 に逐次入力される。

## 【 0 0 0 9 】

クロックカウントコンパレータ回路 1 3 0 は、上記カウント値を入力すると、ヘッダ長レジスタ 1 2 0 に格納されているマイクロコンピュータに予め設定されたりモコンフォーマットに従ったヘッダパルス長を読み出し、これらの値を比較する。この比較動作において上記カウント値と上記ヘッダパルス長とが一致する（即ち、入力信号パルスがリモコン信号に規定されるヘッダ部の内容を有している）と、クロックカウントコンパレータ回路 1 3 0 が動作クロック信号を切り替える旨の制御信号を CPU 1 5 0 に出力する。

## 【 0 0 1 0 】

上記制御信号を受けると、CPU 1 5 0 は M・SCLK 切り替え S/W 部 1 4 0 のクロック切り替えソフトウェアを実行して、動作クロック信号をサブクロック信号からメインクロック発振回路 1 6 0 b が生成するメインクロック信号に切り替える。これによって、このマイクロコンピュータが制御するシステムが高周波数のメインクロック信号に同期して動作する。

一方、上記カウント値と上記ヘッダパルス長とが一致しないと、外部からの信号パルスの入力待ち状態に移行して、CPU 1 5 0 はサブクロック信号に同期して動作する。

## 【 0 0 1 1 】

【発明が解決しようとする課題】

従来のマイクロコンピュータは以上のように構成されているので、リモコン端子にノイズが入力したとき、誤ってリモコン信号と認識してしまつて動作クロック信号を待機状態のサブクロック信号から通常動作のメインクロック信号に切り替えてしまい、マイクロコンピュータの消費電力を低減することができないという課題があった。

#### 【 0 0 1 2 】

上記課題を具体的に説明すると、従来のマイクロコンピュータでは、外部入力信号がリモコン信号であるか否かの判定をヘッダ部のみに基づいて判断している。このため、例えば蛍光灯などのような一定の周期を有するノイズを受けると、ノイズがリモコン信号のヘッダ部の内容と一致してしまうことがある。このようにして、リモコン信号以外の外部入力信号がリモコン信号として認識され、その都度、動作クロック信号が待機状態のサブクロック信号から通常動作のメインクロック信号に切り替えられてしまう。

#### 【 0 0 1 3 】

この発明は上記のような課題を解決するためになされたもので、外部入力信号を検出するハードウェアの他に、待機状態のサブクロック信号で動作する外部入力信号のデータコードを取り込むハードウェアを設け、これに待機状態のサブクロック信号で取り込まれたデータコードをデコードするソフトウェア部を組み合わせることで、ノイズによる誤認識を低減し、低消費電力化を図ることができるマイクロコンピュータを得ることを目的とする。

#### 【 0 0 1 4 】

##### 【課題を解決するための手段】

この発明に係るマイクロコンピュータは、低周波数の動作クロック信号に同期して動作するとともに、外部からのパルス信号を入力し、そのデータを格納する外部信号取得ハードウェア部と、CPUによって実行されるソフトウェアであつて、外部信号取得ハードウェア部が格納する入力パルス信号のデータをデコードするとともに、デコード結果が電源投入命令であると動作クロック信号を低周波数から高周波数に切り替えるクロック切り替えソフトウェア部とを備えるものである。

## 【 0 0 1 5 】

この発明に係るマイクロコンピュータは、外部信号取得ハードウェア部が、外部からのパルス信号の入力をトリガとして動作し、この入力パルス信号の立ち上がり又は立ち下がりエッジを検出するエッジ検出手段と、このエッジ検出手段が入力パルス信号のエッジを検出すると、CPUに動作クロック信号を切り替える旨の制御信号を出力するクロック切替信号出力手段と、入力パルス信号のデータを格納する外部信号データ記憶手段とを備え、クロック切り替えソフトウェア部が、電源オフ時に外部からパルス信号が所定の期間入力しないと全ての動作クロック信号の生成を停止させるとともに、クロック切替信号出力手段からの制御信号及び／または外部信号データ記憶手段が格納するデータのデコード結果に基づいて動作クロック信号を切り替えるものである。

## 【 0 0 1 6 】

この発明に係るマイクロコンピュータは、外部信号取得ハードウェア部が、複数の入力パルス信号のデータを格納可能な複数データ記憶手段を備え、外部からパルス信号が入力されるごとに、事前に格納されていたデータを複数データ記憶手段に逐次転送し、クロック切り替えソフトウェア部が、複数データ記憶手段が格納するデータを逐次デコードするものである。

## 【 0 0 1 7 】

## 【発明の実施の形態】

以下、この発明の実施の一形態を説明する。

## 実施の形態 1.

図 1 はこの発明の実施の形態 1 によるマイクロコンピュータの構成を概略的に示す図である。図において、1 はサンプリングクロックカウンタ回路であって、サンプリングクロック信号に同期してリモコン信号などの外部入力信号をサンプリングし、そのサンプリング値をカウントする。2 はサンプリングクロックジェネレータ回路で、サブクロック発振回路 10 a から供給される低周波数のサブクロック信号に基づいてサンプリングクロック信号を生成する。3 はクロックカウントコンパレータ回路で、ヘッダ検出フラグ 3 a 及びリモコンデータフラグ 3 b を含んで構成され、ヘッダ長レジスタ 6 が格納するヘッダパルス長とサンプリン

グクロックカウンタ回路 1 のカウント値とを比較し、ヘッダ検出フラグ 3 a やリモコンデータフラグ 3 b をセット、リセットする。3 a はヘッダ長レジスタ 6 が格納するヘッダパルス長とサンプリングクロックカウンタ回路 1 のカウント値とが比較したときにセットされるヘッダ検出フラグ、3 b はリモコンデータ判定レジスタ 5 の値と一致するヘッダ部以降の信号パルスが順次格納されるリモコンデータフラグである。

## 【 0 0 1 8 】

4 はリモコンデータ判定レジスタ 5 又はヘッダ長レジスタ 6 のどちらかが格納する値を選択してクロックカウンタコンパレータ回路 3 に出力するコンパレートデータ選択回路で、5 はリモコンデータ判定レジスタであって、マイクロコンピュータに予め設定されたりリモコンフォーマットに従ったりリモコン信号のデータ部の論理値「1」のパルス長が設定される。6 はヘッダ長レジスタであって、マイクロコンピュータに予め設定されたりリモコンフォーマットに従ったヘッダパルス長が設定される。7 はリモコンデータシフトレジスタ（外部信号データ記憶手段）であって、クロックカウンタコンパレータ回路 3 で判定されたりリモコンデータフラグ 3 b の値をサンプリングクロック信号に同期して順次格納する。以上の構成要素によって外部信号取得ハードウェア部が構成される。

## 【 0 0 1 9 】

また、8 はリモコンデータシフトレジスタ 7 の内容をデコードした結果に基づいて動作クロック信号をサブクロックからメインクロックに切り替えるメインクロック・サブクロック切り替えソフトウェア部（以下、M・SCLK切り替えS/W部と略す）（クロック切り替えソフトウェア部）で、9 はM・SCLK切り替えS/W部 8 のクロック切り替えソフトウェアを実行するCPUである。10 a は低周波数のサブクロック信号を生成するサブクロック発振回路、10 b は高周波数のメインクロック信号を生成するメインクロック発振回路である。

## 【 0 0 2 0 】

次に動作について説明する。

図 2 は図 1 のマイクロコンピュータによる外部入力信号パルスの判定動作を示すフロー図であり、この図に沿って説明を行う。

電源がオフの状態において、CPU9はサブクロック発振回路10aから供給されるサブクロック信号に同期して動作している。この状態で外部から信号パルスが不図示のリモコン端子に入力すると、デバイス内部のサンプリングクロックカウンタ回路1によってその立ち上がり又は立ち下がりエッジが検出されて取り込まれる（ステップST1）。

#### 【0021】

一方、このサンプリングクロックカウンタ回路1には、サブクロック信号に基づいてサンプリングクロックジェネレータ回路2が生成するサンプリングクロック信号が供給されており、このサンプリングクロック信号に同期してサンプリングクロックカウンタ回路1が上記入力信号パルスをサンプリングし、検出したエッジからパルス個数をカウントする（ステップST2）。このカウント値はクロックカウンタコンパレータ回路3に逐次出力されてゆく。

#### 【0022】

このとき、コンパレートデータ選択回路4は、サンプリングクロックカウンタ回路1によるエッジの検出をトリガとしてヘッダ長レジスタ6を選択し、これが格納するリモコンフォーマットに従ったヘッダパルス長をクロックカウンタコンパレータ回路3に出力する。

#### 【0023】

サンプリングクロックカウンタ回路1のカウント値とヘッダ長レジスタ6のヘッダパルス長とを受けたクロックカウンタコンパレータ回路3は、これらの比較を行う（ステップST3）。この比較において上記カウント値と上記ヘッダパルス長とが一致しないと、クロックカウンタコンパレータ回路3は入力信号パルスがリモコン信号でなくノイズなどであると判断して、外部からの次の信号パルスがリモコン端子に入力するのを待つ待ち状態に移行する。

#### 【0024】

一方、上記カウント値と上記ヘッダパルス長とが一致すると、クロックカウンタコンパレータ回路3は入力信号パルスがリモコン信号であると判断して、ヘッダ検出フラグ3aに所定の値を設定する（ステップST4）。以上の動作によって、入力信号パルスの判定動作の第一段階が完了するが、この時点においてシス

テムはサブクロック信号で動作する。

【 0 0 2 5 】

上記ヘッダ検出フラグ 3 a に所定の値が設定されると、CPU 9 がコンパレータデータ選択回路 4 に制御信号を送り、リモコンデータ判定レジスタ 5 を選択させる。これによって、リモコンデータ判定レジスタ 5 が格納するリモコンフォーマットに従ったリモコン信号のデータ部の所定のパルス長がクロックカウンタコンパレータ回路 3 に供給される。

【 0 0 2 6 】

さらに、クロックカウンタコンパレータ回路 3 には、サンプリングクロックカウンタ回路 1 から入力信号のヘッダ部以降の信号パルスが入力している。

これによって、入力信号のデータ内容を判定する動作として、クロックカウンタコンパレータ回路 3 が、入力信号のヘッダ部以降の信号パルス（即ち、入力信号パルスのデータ部）とリモコンデータ判定レジスタ 5 が格納するリモコン信号のデータ部の所定のパルス長とを比較する（ステップ S T 5）。

【 0 0 2 7 】

この比較において、上記入力信号パルスのデータ部と上記リモコン信号のデータ部の所定のパルス長とが一致しないと、クロックカウンタコンパレータ回路 3 は入力信号パルスがリモコン信号でなくノイズなどであると判断して、リモコンデータフラグ 3 b の内容をリセットし、外部からの次の信号パルスがリモコン端子に入力するのを待つ待ち状態に移行する。

【 0 0 2 8 】

一方、上記入力信号パルスのデータ部と上記リモコン信号のデータ部の所定のパルス長とが一致すると、クロックカウンタコンパレータ回路 3 は入力信号パルスがリモコン信号であると判断して、上記入力信号パルスのデータ部に相当する入力信号のヘッダ部以降の信号パルスをリモコンデータフラグ 3 b に格納する。

【 0 0 2 9 】

このとき、リモコンデータフラグ 3 b の内容は、リモコン信号であると判断された入力信号パルスがサンプリングクロックカウンタ回路 1 を経由してクロックカウンタコンパレータ回路 3 に取り込まれるたびに、リモコンデータシフトレジ



スタ 7 に順次格納されてデータが蓄えられてゆく（ステップ S T 7）。この動作は、全ての入力信号パルスのデータがリモコンデータシフトレジスタ 7 に格納されるまで繰り返し行われる（ステップ S T 8）。以上の動作によって、入力信号パルスの判定動作の第二段階が完了するが、この時点においてもシステムはサブクロック信号で動作する。

## 【 0 0 3 0 】

全ての入力信号パルスのデータがリモコンデータシフトレジスタ 7 に格納されると、CPU 9 は M・SCLK 切り替え S/W 部 8 のクロック切り替えソフトウェアを実行して、リモコンデータシフトレジスタ 7 に格納されたデータをデコードし、データ内容がパワー ON 命令（電源投入命令）であるか否かの判定を行う（ステップ S T 9）。

## 【 0 0 3 1 】

この判定において、データ内容がパワー ON 命令であると判定されると、CPU 9 は、システムの電源を投入するとともにクロック切り替えソフトウェアを実行して、動作クロック信号をサブクロック信号からメインクロック発振回路 1 0 b から供給されるメインクロック信号に切り替える。

これによって、この実施の形態 1 によるマイクロコンピュータが制御するシステムは、高周波数のメインクロック信号に同期して動作するようになる。

## 【 0 0 3 2 】

一方、データ内容がパワー ON 命令でないと判定されると、CPU 9 はサブクロック信号に同期して上記パワー ON 命令以外の処理を行い、外部からの次の信号パルスがリモコン端子に入力するのを待つ待ち状態に移行する。

## 【 0 0 3 3 】

以上のように、この実施の形態 1 によれば、低周波数の動作クロック信号に同期して外部からのパルス信号を入力し、そのデータを格納するハードウェア部と、入力パルス信号のデータをデコードするとともに、デコード結果が電源投入命令であると動作クロック信号を低周波数から高周波数に切り替える CPU 9 によって実行されるソフトウェアとを組み合わせで構成したので、蛍光灯などのノイズをリモコン信号として誤認識することがなくなることから、動作クロック信号

の周波数を切り替えることによる消費電力を低減することができる。これにより、電力消費の効率を向上させたマイクロコンピュータを提供することができる。

【 0 0 3 4 】

実施の形態 2.

この実施の形態 2 は、上記実施の形態 1 による動作と従来の動作とを併用し、さらに夜間など所定の期間以上全く信号パルスが入力しない場合にサブクロック信号の生成も停止した待機状態とすることで低消費電力化を図ったものである。

【 0 0 3 5 】

図 3 はこの発明の実施の形態 2 によるマイクロコンピュータの構成を概略的に示す図である。図において、1 A はサンプリングクロックカウンタ回路（エッジ検出手段、クロック切替信号出力手段、外部信号取得ハードウェア部）であって、外部からの信号パルスの入力をトリガとして動作し、入力信号パルスの立ち上がり又は立ち下がりエッジを検出して CPU 9 に割り込み要求信号を出力するとともに、サンプリングクロック信号に同期して上記入力信号パルスをサンプリングし、そのサンプリング値をカウントする。2 A はサンプリングクロックジェネレータ回路（外部信号取得ハードウェア部）で、サンプリングクロックカウンタ回路 1 A に信号パルスが入力すると、サブクロック発振回路 1 0 a 及びメインクロック発振回路 1 0 b から供給されるサブクロック信号及びメインクロック信号に基づいてサンプリングクロック信号を生成する。

【 0 0 3 6 】

8 A はサンプリングクロックカウンタ回路 1 A からの割り込み要求信号に基づいて動作クロック信号を切り替えるとともに、リモコンデータシフトレジスタ 7 の内容をデコードし、デコード結果に基づいて動作クロック信号を切り替えるメインクロック・サブクロック切り替えソフトウェア部（以下、M・SCLK 切り替え S/W 部と略す）（クロック切り替えソフトウェア部）である。また、この M・SCLK 切り替え S/W 部 8 A は、電源オフ時に外部から信号パルスが所定の期間入力しないと、全ての動作クロック信号の生成を停止させる。ここで、上述したサンプリングクロックカウンタ回路 1 A、サンプリングクロックジェネレータ回路 2 A、及び M・SCLK 切り替え S/W 部 8 A は、上記実施の形態 1 で

示した動作も行うことができるものとする。なお、図 1 と同一構成要素には同一符号を付して重複する説明を省略する。

【 0 0 3 7 】

次に動作について説明する。

図 4 は図 3 のマイクロコンピュータによる外部入力信号パルスの判定動作を示すフロー図であり、このフロー図及び上記実施の形態 1 で示した図 2 に沿って動作の説明を行う。

電源がオフ時で外部から信号パルスが所定の期間入力しない状態において、CPU 9 は M・SCLK 切り替え S/W 部 8 A を実行して、サブクロック発振回路 1 0 a 及びメインクロック発振回路 1 0 b を制御し、全ての動作クロック信号の生成を停止させた待機状態をとる（ステップ S T 1 a）。

【 0 0 3 8 】

この状態で外部から信号パルスが不図示のリモコン端子に入力する（ステップ S T 2 a）と、サンプリングクロックカウンタ回路 1 A が動作し、上記入力信号パルスの立ち上がり又は立ち下がりエッジを検出し、CPU 9 に割り込み要求信号を出力する。この割り込み要求信号をトリガとして、CPU 9 は M・SCLK 切り替え S/W 部 8 A のクロック切り替えソフトウェアを実行してメインクロック発振回路 1 0 b を動作させ、動作クロック信号をメインクロック信号に切り替える。これによって、このマイクロコンピュータが制御するシステムが高周波数のメインクロック信号に同期して動作する。

【 0 0 3 9 】

このあと、メインクロック信号に基づいて生成されたサンプリングクロック信号に同期して、サンプリングクロックカウンタ回路 1 A は、上記入力信号パルスをサンプリングし、検出したエッジからパルス個数をカウントする。このカウント値はクロックカウントコンパレータ回路 3 内のリモコンデータフラグ 3 b に格納される。

【 0 0 4 0 】

このとき、リモコンデータフラグ 3 b の内容は、上記入力信号パルスがサンプリングクロックカウンタ回路 1 A を経由してクロックカウントコンパレータ回路

3に取り込まれるたびに、リモコンデータシフトレジスタ7に順次格納されてデータが蓄えられてゆき、全ての入力信号パルスのデータがリモコンデータシフトレジスタ7に格納されるまで繰り返し行われる（ステップST3a）。

## 【0041】

続いて、CPU9は、リモコンデータシフトレジスタ7に上記入力信号パルスの全てのデータが格納されると、M・SCLK切り替えS/W部8Aを実行して上記データをデコードし、上記入力信号パルスがパワーON命令（電源投入命令）であるか否かを判定する（ステップST4a）。この判定において、上記入力信号パルスがパワーON命令であると判定されると、CPU9が実行するソフトウェアによってシステムの電源が投入される（ステップST9a）。

## 【0042】

一方、上記入力信号パルスがパワーON命令でないと、CPU9はM・SCLK切り替えS/W部8Aのクロック切り替えソフトウェアを実行して、動作クロック信号をメインクロック信号からサブクロック信号に切り替える（ステップST5a）。

## 【0043】

このあと、外部から次の信号パルスがリモコン端子に入力する（ステップST6a）と、上記実施の形態1で説明した図2中の①で示す動作（ステップST2からステップST8までの操作）を行う。

これによって、次に入力した信号パルスがデータ部も含めてリモコン信号であると判定されると、クロックカウントコンパレータ回路3は上記入力信号パルスのデータ部に相当する入力信号のヘッダ部以降の信号パルスをリモコンデータフラグ3bに格納する。

## 【0044】

このリモコンデータフラグ3bの内容は、上記実施の形態1と同様にリモコン信号であると判断された入力信号パルスがサンプリングクロックカウンタ回路1Aを經由してクロックカウントコンパレータ回路3に取り込まれるたびに、リモコンデータシフトレジスタ7に順次格納されてデータが蓄えられてゆき、全ての入力信号パルスのデータがリモコンデータシフトレジスタ7に格納されるまで繰

り返し行われる。

【 0 0 4 5 】

全ての入力信号パルスのデータがリモコンデータシフトレジスタ 7 に格納されると、CPU 9 は M・SCLK 切り替え S/W 部 8 A のクロック切り替えソフトウェアを実行して、リモコンデータシフトレジスタ 7 に格納されたデータをデコードし、データ内容がパワー ON 命令（電源投入命令）であるか否かの判定を行う（ステップ ST 7 a）。

【 0 0 4 6 】

上記判定において、上記入力信号パルスがパワー ON 命令であると判定されると、CPU 9 が実行するソフトウェアによってシステムの電源が投入される（ステップ ST 9 a）。

【 0 0 4 7 】

一方、上記入力信号パルスがパワー ON 命令でないと、CPU 9 は M・SCLK 切り替え S/W 部 8 A のクロック切り替えソフトウェアを実行して、リモコン端子に次の信号パルスが入力されるのを待つ待ち状態に移行する（ステップ ST 8 a）。このとき、リモコン端子に次の信号パルスが所定の期間以上入力されないと、CPU 9 は M・SCLK 切り替え S/W 部 8 A を実行して、サブクロック発振回路 1 0 a 及びメインクロック発振回路 1 0 b を制御し、全ての動作クロック信号の生成を停止させた待機状態に移行する。

【 0 0 4 8 】

以上のように、この実施の形態 2 によれば、電源オフ時に外部からパルス信号が所定の期間入力しないと全ての動作クロック信号の生成を停止させ、外部からパルス信号が入力すると、そのエッジを検出して CPU 9 に割り込み要求信号を出力してメインクロック信号に切り替えて動作させ、その信号のデータ内容がパワー ON 命令でない場合、待機状態での処理と判断してサブクロック信号に切り替えるとともに、再び外部からパルス信号が入力すると、上記実施の形態 1 で示した信号パルスのデータ部を含めたリモコン信号の判定を行って、そのデータ内容がパワー ON 命令であるか否かを判定するので、動作クロックを停止した待ち状態で、最初に入力した信号パルスには従来の動作で対応することによって処理

の迅速化を図ることができる。一方、最初に入力した信号パルスがパワーON命令でない場合は、以降の処理を上記実施の形態1で示したもので行うことから、従来の利点に加えて上記実施の形態1の効果を得ることができる。また、外部からパルス信号が所定の期間入力しないと全ての動作クロック信号の生成を停止させた待機状態を取ることから消費電力を上記実施の形態1の構成より低減することができる。

## 【0049】

実施の形態3.

この実施の形態3は、複数の入力パルス信号のデータを順次RAM領域に格納することで、入力信号の判定に係るソフトウェアに係る負荷を軽減させたものである。

## 【0050】

図5はこの発明の実施の形態3によるマイクロコンピュータの構成を概略的に示す図である。図において、7aは外部からパルス信号が入力されるごとに事前に格納されていたデータをRAM11に転送するリモコンデータシフトレジスタ（外部信号データ記憶手段）で、8Bはメインクロック・サブクロック切り替えソフトウェア部（以下、M・SCLK切り替えS/W部と略す）（クロック切り替えソフトウェア部）であって、クロックカウントコンパレータ回路3からの制御信号に基づいて動作クロック信号を切り替えるとともに、RAM11に順次格納されるデータをデコードし、デコード結果に基づいて動作クロック信号を切り替える。11はCPU9の実行するソフトウェアの処理結果などを適宜格納するとともに、リモコンデータシフトレジスタ7aからの入力信号のデータを格納する領域を有するRAM（複数データ記憶手段）である。なお、図1と同一構成要素には同一符号を付して重複する説明を省略する。

## 【0051】

次に動作について説明する。

外部からの信号パルスがリモコン端子に入力してからこの入力信号パルスのデータ部を判定するまでの操作は上記実施の形態1と同様であるので、ここでは説明を省略する。

クロックカウントコンパレータ回路 3 は、入力信号パルスがリモコン信号であると判定すると、上記入力信号パルスのデータ部に相当する入力信号のヘッダ部以降の信号パルスをリモコンデータフラグ 3 b に格納する。

## 【 0 0 5 2 】

このとき、リモコンデータフラグ 3 b の内容は、リモコン信号であると判断された入力信号パルスがサンプリングクロックカウンタ回路 1 を経由してクロックカウントコンパレータ回路 3 に取り込まれるたびに、リモコンデータシフトレジスタ 7 a に順次格納されてデータが蓄えられてゆく。

## 【 0 0 5 3 】

このとき、次の信号パルスのヘッダ部がヘッダ長レジスタ 6 のヘッダパルス長と一致して、クロックカウントコンパレータ回路 3 がヘッダ検出フラグ 3 a に所定の値を設定すると、リモコンデータシフトレジスタ 7 a は現在格納しているデータを RAM 1 1 の予め指定しておいた記憶領域に自動的に転送する。

## 【 0 0 5 4 】

このあと、CPU 9 が M・SCLK 切り替え S/W 部 8 B のクロック切り替えソフトウェアを実行して、RAM 1 1 に蓄えられたデータをデコードし、そのデータ内容がパワー ON 命令（電源投入命令）であるか否かの判定を行う。これ以降の処理は上記実施の形態 1 と同様である。

## 【 0 0 5 5 】

以上のように、この実施の形態 3 によれば、外部からパルス信号が入力されるごとに、リモコンデータシフトレジスタ 7 a に事前に格納されていたデータを RAM 1 1 に逐次転送し、M・SCLK 切り替え S/W 部 8 B が、RAM 1 1 が格納するデータを逐次デコードするので、次のリモコン信号を取り込んでリモコンデータシフトレジスタ 7 a の値が更新されても RAM 1 1 に格納されているデータを取り込むことでリモコン信号の内容判定を行うことができることから、M・SCLK 切り替え S/W 部 8 B による処理の時間的な負荷を軽減することができる。

## 【 0 0 5 6 】

なお、上記実施の形態 3 による構成は、上記実施の形態 2 による構成にも適用

することができ、これによって、それぞれの実施の形態の効果を得ることができる。

【 0 0 5 7 】

【発明の効果】

以上のように、この発明によれば、低周波数の動作クロック信号に同期して動作するとともに、外部からのパルス信号を入力し、そのデータを格納する外部信号取得ハードウェア部と、CPUによって実行されるソフトウェアであって、外部信号取得ハードウェア部が格納する入力パルス信号のデータをデコードするとともに、デコード結果が電源投入命令であると動作クロック信号を低周波数から高周波数に切り替えるクロック切り替えソフトウェア部とを備えるので、蛍光灯などのノイズをリモコン信号として誤認識することがなくなることから、動作クロック信号の周波数を切り替えることによる消費電力を低減することができるという効果がある。これにより、電力消費の効率を向上させたマイクロコンピュータを提供することができる。

【 0 0 5 8 】

この発明によれば、外部信号取得ハードウェア部が、外部からのパルス信号の入力をトリガとして動作し、この入力パルス信号の立ち上がり又は立ち下がりエッジを検出するエッジ検出手段と、このエッジ検出手段が入力パルス信号のエッジを検出すると、CPUに動作クロック信号を切り替える旨の制御信号を出力するクロック切替信号出力手段と、入力パルス信号のデータを格納する外部信号データ記憶手段とを備え、クロック切り替えソフトウェア部が、電源オフ時に外部からパルス信号が所定の期間入力しないと全ての動作クロック信号の生成を停止させるとともに、クロック切替信号出力手段からの制御信号及び外部信号データ記憶手段が格納するデータのデコード結果に基づいて動作クロック信号を切り替えるので、動作クロックを停止した待ち状態で、最初に入力した信号パルスには従来の動作で対応することによって処理の迅速化を図ることができるという効果がある。一方、最初に入力した信号パルスがパワーON命令でない場合は、以降の処理を上記段落 0 0 5 7 で示したもので行うことから、従来の利点に加えて上記段落 0 0 5 7 の効果を奏することができる。また、外部からパルス信号が所定

の期間入力しないと全ての動作クロック信号の生成を停止させた待機状態を取ることから消費電力を上記段落 0 0 5 7 の構成より低減することができるという効果がある。

【 0 0 5 9 】

この発明によれば、外部信号取得ハードウェア部が、複数の入力パルス信号のデータを格納可能な複数データ記憶手段を備え、外部からパルス信号が入力されるごとに、事前に格納されていたデータを複数データ記憶手段に逐次転送し、クロック切り替えソフトウェア部が、複数データ記憶手段が格納するデータを逐次デコードするので、次のリモコン信号を取り込んでも、複数データ記憶手段に格納されているデータを取り込むことでリモコン信号の内容判定を行うことができることから、クロック切り替えソフトウェア部による処理の時間的な負荷を軽減することができるという効果がある。

【図面の簡単な説明】

【図 1】 この発明の実施の形態 1 によるマイクロコンピュータの構成を概略的に示す図である。

【図 2】 図 1 のマイクロコンピュータによる外部入力信号パルスの判定動作を示すフロー図である。

【図 3】 この発明の実施の形態 2 によるマイクロコンピュータの構成を概略的に示す図である。

【図 4】 図 3 のマイクロコンピュータによる外部入力信号パルスの判定動作を示すフロー図である。

【図 5】 この発明の実施の形態 3 によるマイクロコンピュータの構成を概略的に示す図である。

【図 6】 従来のマイクロコンピュータの構成を概略的に示す図である。


【符号の説明】

1, 1 A サンプリングクロックカウンタ回路（クロック切替信号出力手段、外部信号取得ハードウェア部）、2, 2 A サンプリングクロックジェネレータ回路（外部信号取得ハードウェア部）、3 クロックカウントコンパレータ回路（外部信号取得ハードウェア部）、3 a ヘッダ検出フラグ（外部信号取得ハー


ドウェア部)、3 b リモコンデータフラグ(外部信号取得ハードウェア部)、  
4 コンパレートデータ選択回路(外部信号取得ハードウェア部)、5 リモコ  
ンデータ判定レジスタ(外部信号取得ハードウェア部)、6 ヘッダ長レジスタ  
(外部信号取得ハードウェア部)、7, 7 a リモコンデータシフトレジスタ(  
外部信号データ記憶手段、外部信号取得ハードウェア部)、8, 8 A, 8 B メ  
インクロック・サブクロック切り替えソフトウェア部(M・SCLK切り替えS  
/W部)(クロック切り替えソフトウェア部)、9 CPU、10 a サブクロ  
ック発振回路、10 b メインクロック発振回路、11 RAM(複数データ記  
憶手段)。

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



【書類名】            要約書

【要約】

【課題】    リモコン端子にノイズが入力したとき、誤ってリモコン信号と認識してしまつて動作クロック信号を待機状態のサブクロック信号から通常動作のメインクロック信号に切り替えてしまい、マイクロコンピュータの消費電力を低減することができないという課題があつた。

【解決手段】    低周波数の動作クロック信号に同期して動作するとともに、外部からのパルス信号を入力し、そのデータを格納する外部信号取得ハードウェア部と、外部信号取得ハードウェア部が格納する入力パルス信号のデータをデコードするとともに、デコード結果が電源投入命令であると動作クロック信号を低周波数から高周波数に切り替えるクロック切り替えソフトウェア部とを備える。

【選択図】            図 1

出 願 人 履 歴 情 報

識別番号 [000006013]

1. 変更年月日	1990年 8月24日
[変更理由]	新規登録
住 所	東京都千代田区丸の内2丁目2番3号
氏 名	三菱電機株式会社

出 願 人 履 歴 情 報

識別番号 [391024515]

1. 変更年月日	1997年11月26日
[変更理由]	名称変更
住 所	兵庫県伊丹市中央3丁目1番17号
氏 名	三菱電機システムエル・エス・アイ・デザイン株式会社